早稲田大学におけるVLSI設計実験

概要

早稲田大学理工学部情報学科では、ゲートアレイを用い、マイク ロプロセッサを題材としたVLSI設計実験を実施していました。

この実験は「情報システム実験」と称する、 半期につき1項目しかない、その代わり大物を手掛けようという主 旨で実施される通年の実験における1項目として設置されていました。 1993年度の後期に実施されたのがその最初の実施事例です。

この実験は現在はSTARC寄付講座に置き変わっています。

対象

この実験が開始したときの学生は、情報数学(論理式の意味を理解 し、有限オートマトンの状態遷移図が描ける)とMIL論理回路記号を 使ったデジタル回路の意味がわかる程度で、カウンタが組めるかと 聞いたら首をかしげてしまうというのが平均的な状態でした。
当然、ハードウエアに触った経験は皆無。

この事例はこのような学部3年生約40人を対象に実施されました。

使用環境

この事例で使用した環境は次の通りです。

• 13台のSPARCstationIPX
• Cadence Design Systems社のCAD(ComposerとVerilogXL)
• (株)東芝のCMOSゲートアレイデザインキット

この環境で学生は

1. 自ら設計した回路図を入力し、
2. シミュレーションのためのパターンを書き、
3. 回路シミュレータで動作を確認／デバッグ

します。

また、使用したデバイスは、メーカー側で比較的数がよく出る (したがって比較的割安になる)0.8μ2層メタル配線のSea Of Gate であるTC140Gの54Kゲートのマスタです。

授業の期間内に開発工数を納める必要性と、 ワークステーションの数 (この数を決めたのはCADのライセンス数でした)が少なかったことと、 使用できるゲート数とのトレードオフから、 受講者40名を5人ずつ8グループに分け、 各グループ2000ゲート前後で小さなマイクロプロセッサを設計させ、 マルチプレクサを使用してピンを共有することにより全部の回路を 単一のチップ上に載せました。

結果

これができたチップの外観です。
7つのグループの回路は全て設計通りに動いています。

References

• 三浦他: "ゲートアレイを用いた教育用マイクロプロセッサの 開発", 情報処理学会 第47回全国大会 2G-6, 1993年
• 佐藤: "早稲田大学における集積回路設計実験", 平成5年度科 学研究費補助金 試験研究(B)(1) 研究成果報告書, 1994年
• 石井他: "ゲートアレイによるマイクロプロセッサ設計教育--- 教育環境と設計工程---", 情報処理学会 教育とコンピュータ研究 会 34-1, 1994年
• 小野寺他: "ゲートアレイによるマイクロプロセッサ設計教育--- 教育の評価---", 情報処理学会 教育とコンピュータ研究会 34-2, 1994年

Related works

• 越智他: "計算機工学・集積回路工学教育用マイクロプロセッ サKUE-CHIP2", 信学技報 CPSY92-46, 1992年
• 末吉他: "再構成可能な論理LSIを用いた教育用マイクロプロ セッサ:KITE", 信学技報, CPSY92-47, 1992年
• 諸富他: "計算機工学一貫教育用DLX風マイクロプロセッサの 開発構想", 情処研報, ARC98-14, 1993年
• 松本, 平木: "プロセッサ作成学生実験---チップ、ボードか らコンパイラ、アプリケーションまで---", マイクロエレクトロニ クス研究開発機構 第12回ワークショップ, 1993年

Other links

• STARC寄付講座・SoC設計技術A
• STARC

Back to:

• 三浦ページ
• 小野寺
• 石井
• 村岡研
• 情報学科

Copyright (C) 1994, 2000 by MIURA Toshitaka
All rights reserved.

last update: $Date: 2002/07/28 05:36:46 $

• このページは公開されている。
• このページの掲示責任者は三浦敏孝(miura@computer.org)である。
• このページへのリンクは無許諾で張ってよい。